⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 平1-282815

filnt, Cl. 4

庁内整理番号 識別記号

43公開 平成1年(1989)11月14日

H 01 L 21/265

R -7738-5F V -7738-5F

27/04 27/10 C-7514-5F

未請求 請求項の数 1 (全3頁) -8624-5F審査請求

60発明の名称

トレンチ型メモリーセルの製造方法

3 2 5

願 昭63-112033 20特

願 昭63(1988)5月9日 220出

日高 ⑫発 明 者

義 晴

大阪府門真市大字門真1006番地 松下電子工業株式会社内

松下電子工業株式会社 人 の出 願

大阪府門真市大字門真1006番地

弁理士 森本 義弘 個代 理 人

> 98 翻

1. 発明の名称

トレンチ型メモリーセルの製造方法

2. 特許請求の範囲

1. 半導体基板上に、トレンチェッチマスクと して、下層に半絶称性膜もしくは導電性膜、上 履に絡縁性トレンチェッチマスクを成膜した後 に、トレンチを形成し、その後、イオンピーム をトレンチ側壁に対して所定の角度傾けた状態 で照射しながら、トレンチの形成されたウェハ ーを回転させて、トレンチ側壁へ不純物をドー ピングするトレンチ型メモリーセルの製造方法。

3. 発明の詳細な説明

産衆上の利用分野

本発明は、イオン注入法を用いたトレンチ型メ モリーセルの製造方法に関するものである。

従来の技術

4 M ピットダイナミックRAM以上の集積度を 持ったメモリー素子においては、キャパシタ容量 を50fF以上確保すると同時に集積度を上げるため にチップ面積を縮小する必要がある。このため、 滴を狙りキャパシタとするトレンチキャパシタ技 術が必要不可欠のものとなってきている。トレン チキャパシタにおいては、電子を移動し易くする ためと、電荷保持の時間を長くするために、酸化 膜の下のトレンチ側壁に一定濃度以上の一様な不 頼物拡散圏を形成しなければならない。

従来から、トレンチ側壁への不純物ドーピング 法としてイオン注入法がある。この方法は、第2 図(a) に示すように、半導体基板11の上にトレン チェッチマスク12を形成し、異方性エッチングに より第2図(b) に示すように、トレンチェッチマ スク12のパターンニングを行い、さらに、第2図 (c) に示すように、半導体基板11にトレンチ13を 形成し、その後、所定の角度傾けた状態でピーム 14を照射しながら、トレンチの形成されたウエハ 一を回転させてトレンチ側壁へイオン注入を行い、 不頼物をドーピングする方法である。

発明が解決しようとする課題

しかしながら、従来のトレンチェッチマスク12

و سخم خواد

本発明は上記問題を解決するもので、トレンチ 関型にイオンを注入する際にトレンチェッチマス クが注入イオンにより帯電されてイオンピームが 広がることのないトレンチ型メモリーセルの製造 方法を提供することを目的とするものである。 課題を解決するための手段

上記問題を解決するために本発明は、すくなく とも2層のトレンチェッチマスクを半導体基板上 に形成し、このトレンチェッチマスクの上層には

る絶縁性トレンチェッチマスク3を 1.0μmの (b) さで形成し、所定の部分を取り除いする。 2 層のトレンチェッチラの次に、 2 層のトレンチェインを では、 4 では、 5 では、 5 では、 5 では、 6 では、 7 では、 7 では、 7 では、 7 では、 7 では、 7 では、 8 でも、 8 では、 8 でも、 9 でも、

上記構成により、トレンチェッチマスク4として下層に半絶緑性膜2を用いているので、トレンチェッチマスク4にたまった電荷がその半絶緑性膜2を介して半導体基体1の側に逃げて、トレンチェッチマスク4のイオンにより帯電する量が制御される。これにより、イオンピーム6が広がる

絶 性トレンチェッチマスクを用い、下層には半 絶称性膜もしくは導電性膜を用いたものである。 「作用

上記構成により、トレンチェッチマスクとして下層に半絶縁性膜もしくは導電性膜を用いているので、トレンチェッチマスクの電荷がその半絶縁性膜をかして半導体基板側に逃げ、トレンチェッチマスクのイオンにより帯電される量が制御されて、イオンピームが広がることが防止されるものであり、さらにはトレンチ側壁へのイオン往入量の制御を容易に行えるものである。

実施例

以下、本発明の実施例を図面に基づき説明する。 第1図(a) ~(c) は本発明の一実施例を示すト レンチ型メモリーセルの製造方法の工程順の断面 図である。まず、第1図(a) に示すように、単結 島シリコンからなる半導体基板1の上にカーポン 系の半絶縁性膜2を 0.2μmの厚さで形成し、そ の上にCVD法により形成したSiOz 膜からな

ことが防止され、ウェハー内部での拡散層深さの はらつきが減少すると同時に実用上問題のない拡 散層深さを得ることができる。

なお、トレンチェッチマスク4として下層に半 絶縁性説のかわりに導電性膜を用いてもよく、同 様の作用効果が得られる。

発明の効果

以上のように本発明によれば、トレンチェッチマスクを、半絶縁性膜もしくは導電性膜と適常の 絶縁性トレンチェッチマスク7との2層構造にす ることにより、トレンチ側壁へのイオン注入にお けるウェハー内のばらつきが減少し、トレンチ側 壁へのイオン注入量の制御を容易に行える。

4. 図面の簡単な説明

第1図(a)~(C) は本発明の一実施例を示すトレンチ型メモリーセルの製造方法の工程順の断面図、第2図(a)~(C) は従来のトレンチ側壁へのイオン注入法による不純物ドーピングの工程順の断面図である。

1 … 半導体基板、2 … 半絶線性膜、3 … 絶線性

トレンチェッチマスク、 $4 \cdots$ トレンチェッチマスク、 $5 \cdots$ トレンチ、 $6 \cdots$ イオンピーム。

代理人

. 森 本 義

第 2 図







